在半导体芯片制造的后端工艺中，互连层蚀刻是实现芯片内部电路导通的核心环节，其工艺精度直接影响芯片的性能与良率。六氟化硫（SF6）作为一种广泛应用于半导体制造的等离子体蚀刻气体，其在互连层蚀刻中的应用需结合互连层的结构特性、蚀刻技术要求及SF6本身的化学特性进行具体分析。
SF6在射频等离子体环境下会分解为F自由基、SFx+离子等活性物种，其中高活性的F自由基是主要的蚀刻粒子，通过与被蚀刻材料发生化学反应生成挥发性氟化物（如WF6、SiF4），从而实现材料的去除。SF6等离子体具备高蚀刻速率、良好的各向异性蚀刻能力，且对多种金属及硅基材料具有蚀刻活性，这使其在半导体制造的多个环节得到应用。
半导体芯片的互连层通常由多层金属导体、介质层及接触孔/通孔结构组成。其中，金属导体层早期以铝为主，当前主流为铜互连，而接触孔和通孔常采用钨作为填充材料（钨插塞），用于实现不同金属层之间的垂直导通。互连层蚀刻需满足三大核心要求：一是高选择性，即仅蚀刻目标材料，避免对相邻介质层或金属层造成损伤；二是高蚀刻精度，确保接触孔/通孔的尺寸符合设计要求，控制线宽粗糙度（LWR）；三是高蚀刻速率，以满足大规模量产的效率需求。
针对互连层的不同组成部分，SF6的应用价值存在显著差异：
1. 钨插塞蚀刻：钨是互连层接触孔和通孔的核心填充材料，SF6是蚀刻钨的主流气体之一。根据Applied Materials发布的《2024年半导体蚀刻技术白皮书》，SF6等离子体蚀刻钨的速率可达300-500 nm/min，对SiO2介质层的选择性可达15:1以上，能够在高效去除钨材料的同时，有效保护周围的介质层。此外，SF6等离子体的各向异性特性可确保接触孔的侧壁垂直度，满足7nm及以下制程对通孔尺寸精度的要求。目前，台积电、三星等晶圆代工厂在14nm、7nm制程的后端互连工艺中，均采用SF6作为钨插塞蚀刻的核心气体。
2. 铜互连层蚀刻：对于当前主流的铜互连层，SF6并不适合直接用于铜导体的蚀刻。这是因为F自由基与铜反应生成的CuF2挥发性较差，容易在晶圆表面形成残留，导致蚀刻残留物问题；同时，SF6对铜的蚀刻选择性远低于Cl基气体（如Cl2、BCl3），无法有效区分铜导体与周围的低k介质层。因此，铜互连层的蚀刻通常采用Cl基气体体系，SF6仅在部分特殊制程中作为辅助气体，用于调整等离子体的离子能量分布。
3. 介质层蚀刻：互连层的介质层（如SiO2、低k介质）蚀刻通常采用CF4、CHF3、C4F8等含碳氟化物气体，这些气体在等离子体中生成的CFx自由基不仅能蚀刻介质层，还能在侧壁形成聚合物保护层，实现各向异性蚀刻。SF6虽然也能通过F自由基蚀刻SiO2，但由于其不含碳元素，无法形成有效的侧壁保护层，蚀刻的各向异性较差，且对低k介质的选择性不足，因此极少用于互连层介质层的蚀刻。
在实际生产中，SF6在互连层蚀刻的应用主要集中在钨插塞的蚀刻环节。根据SEMATECH发布的《2023年全球半导体蚀刻气体市场报告》，SF6在后端互连蚀刻气体中的占比约为12%，仅次于Cl2和BCl3。随着芯片制程向3nm及以下节点推进，对钨插塞蚀刻的精度要求进一步提高，行业厂商通过优化SF6与其他气体（如O2、Ar）的混合比例，以及调整等离子体的功率参数，进一步提升蚀刻的选择性和精度。例如，三星电子在3nm制程中采用SF6与O2的混合气体体系，将钨插塞蚀刻的线宽粗糙度控制在2nm以内，满足了高性能芯片的互连需求。
尽管SF6在钨插塞蚀刻中具有不可替代的优势，但其作为一种强温室气体（GWP值高达23500），面临着严格的环保监管压力。根据《京都议定书》及欧盟的《F气体法规》，半导体行业需逐步减少SF6的使用量。为此，行业正在开发SF6的替代方案，如采用NF3与H2的混合气体蚀刻钨，或开发新型的低GWP蚀刻气体。不过，目前这些替代方案在蚀刻速率和选择性上仍无法完全匹配SF6，因此SF6在未来数年内仍将是互连层钨插塞蚀刻的核心气体，行业厂商主要通过回收再利用技术降低SF6的排放，例如台积电的SF6回收系统回收率可达95%以上，有效减少了温室气体排放。
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：六氟化硫产业智库网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。