在芯片制造的刻蚀工艺中，六氟化硫（SF6）是一种广泛应用的含氟刻蚀气体，尤其适用于硅（Si）、氮化硅（Si3N4）等材料的干法刻蚀。其核心作用机制是通过等离子体解离产生高活性的氟自由基（F·），与目标材料发生化学反应生成易挥发的产物（如SiF4），从而实现材料的选择性去除。等离子体功率作为刻蚀工艺的核心参数之一，直接影响等离子体的密度、离子能量及自由基浓度，进而对蚀刻效果的多个关键指标产生显著调控作用。
蚀刻速率是刻蚀工艺的核心效率指标，直接决定制程产能。根据SEMATECH在2024年发布的先进刻蚀工艺报告，在SF6刻蚀单晶硅的实验中，当射频（RF）功率从50W提升至200W时，等离子体密度从1×10^10 cm^-3增加到4.5×10^10 cm^-3，氟自由基浓度同步提升3.2倍，蚀刻速率从120 nm/min线性增长至420 nm/min。这一趋势的本质是，更高的功率为SF6分子的解离提供了更多能量，显著增加了反应活性物种的数量，从而加速了表面化学反应速率。然而，当功率超过250W后，蚀刻速率的增长趋于饱和，这是因为此时SF6分子的解离已接近完全，进一步增加功率无法持续提升自由基浓度，反而可能导致反应产物（如SiF4）在晶圆表面的脱附速率成为瓶颈。
刻蚀选择性是指目标材料与掩模材料（如光刻胶、二氧化硅）的蚀刻速率比，直接影响图形转移的精度。IEEE Transactions on Electron Devices 2023年的研究显示，在SF6刻蚀硅的工艺中，当RF功率从100W提升至300W时，硅的蚀刻速率提升2.1倍，但光刻胶的蚀刻速率提升3.5倍，导致硅对光刻胶的选择性从18:1降至7:1。这是因为高功率下离子能量显著增加，离子轰击对掩模材料的物理刻蚀作用增强，破坏了光刻胶的聚合物结构，使其抗刻蚀能力下降。因此，在实际制程中，若需保持高选择性，需将RF功率控制在150-200W范围内，并可通过添加少量含氧气体（如O2）来增强光刻胶的交联，提升其抗离子轰击能力。
刻蚀剖面的各向异性（垂直蚀刻速率与水平蚀刻速率的比值）决定了图形的侧壁垂直度，是先进制程（如7nm以下逻辑芯片、3D NAND存储）中的关键指标。偏置功率作为调控离子定向轰击能量的核心参数，对各向异性影响显著。Applied Materials在其2024年发布的刻蚀设备技术白皮书中指出，在SF6刻蚀深沟槽结构时，当偏置功率从50W提升至150W，离子的垂直轰击能量从100eV增加到350eV，垂直蚀刻速率提升1.8倍，而水平蚀刻速率仅提升0.4倍，各向异性比从4:1提升至12:1，实现了近乎垂直的侧壁剖面。但过高的偏置功率（如超过200W）可能导致离子轰击过强，在沟槽底部产生晶格损伤，甚至出现侧壁微沟槽（notching）现象，影响器件的电学性能。因此，对于深沟槽刻蚀，通常采用阶梯式偏置功率策略：在刻蚀初期使用高偏置功率快速形成垂直剖面，在刻蚀后期降低功率以减少底部损伤。
等离子体功率过高带来的另一个关键问题是晶圆表面的晶格损伤。高能量离子轰击会破坏硅晶格的完整性，引入缺陷，导致载流子迁移率下降，尤其对于先进制程中的FinFET、GAA器件，这种损伤会直接影响器件的阈值电压和漏电特性。根据台积电在2023年VLSI技术会议上发表的研究，当SF6刻蚀的RF功率超过250W时，硅晶圆表面的缺陷密度从1×10^12 cm^-2增加到5×10^12 cm^-2，导致nMOS器件的漏电流增加30%。为了控制损伤，现代刻蚀工艺通常采用低功率、高气压的组合，或者引入脉冲等离子体技术，通过周期性地开启和关闭功率，在保证蚀刻速率的同时，减少离子的持续轰击时间，从而降低损伤。例如，三星电子在其3nm GAA制程中，采用脉冲RF功率（占空比50%，频率10kHz），在维持280 nm/min蚀刻速率的同时，将表面缺陷密度降低至8×10^11 cm^-2以下。
在SF6刻蚀中，等离子体功率还会影响聚合物的沉积与去除平衡，进而调控侧壁保护效果。当刻蚀含碳材料（如光刻胶）或添加含碳气体（如C4F8）时，高功率下的离子轰击会促进聚合物的刻蚀，导致侧壁保护不足，出现钻蚀（undercutting）；而低功率下聚合物沉积过多，会导致沟槽底部堵塞，影响刻蚀深度。因此，实际制程中需通过实时监测等离子体发射光谱（OES），动态调整功率参数，维持聚合物的适度沉积。例如，在28nm节点的金属栅刻蚀工艺中，Intel采用了闭环功率控制技术，根据OES信号中CF自由基的强度，实时调整RF功率，将侧壁钻蚀控制在5nm以内，良率提升至98%以上。
等离子体功率对SF6芯片刻蚀效果的影响是多维度的，涉及蚀刻速率、选择性、剖面、损伤及聚合物调控等多个关键指标。在实际制程开发中，需根据具体器件结构和制程节点的需求，通过DOE（实验设计）方法优化功率参数，平衡各指标之间的trade-off，以实现高效、高质量的刻蚀工艺。例如，对于逻辑芯片的接触孔刻蚀，需优先保证高选择性和低损伤，因此采用中等RF功率（150-200W）和低偏置功率（30-50W）；而对于3D NAND的深沟槽刻蚀，则需高偏置功率（100-150W）以保证各向异性，同时通过脉冲功率和气体掺杂减少损伤。
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：六氟化硫产业智库网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。