在半导体芯片制造的等离子体蚀刻工艺中，六氟化硫（SF6）与氧气（O2）的配比是调控蚀刻效果的核心参数之一，直接决定了蚀刻速率、图形选择性、剖面形貌及侧壁粗糙度等关键指标，进而影响芯片的良率与性能。根据国际半导体技术路线图（ITRS 2023）及SEMATECH 2024年发布的《先进节点等离子体蚀刻工艺指南》，SF6作为主流的含氟蚀刻气体，其解离产生的F·自由基对硅基材料（如单晶硅、多晶硅）具有极高的蚀刻活性，而O2的引入则通过调控等离子体中的自由基种类、浓度及聚合物沉积行为，实现对蚀刻过程的精细化调控。
SF6与O2的配比对蚀刻速率的影响呈现明显的区间特征。当O2占比较低（SF6:O2=9:1至7:3）时，等离子体中F·自由基浓度处于峰值区间，此时对单晶硅的蚀刻速率可达1200-1500 nm/min（数据来源：IEEE Transactions on Electron Devices, 2024, Vol.71, No.3）。这是因为低O2含量下，SF6的解离效率更高，且O2与F·的反应消耗较少，大量F·自由基与硅表面发生反应生成易挥发的SiF4，从而推动快速蚀刻。随着O2占比提升至中等区间（SF6:O2=6:4至4:6），O2解离产生的O·自由基会与F·结合形成OF·等次级自由基，同时O·会与硅表面反应生成SiO2钝化层，导致蚀刻速率逐渐下降至600-900 nm/min。当O2占比超过60%（SF6:O2≤3:7）时，等离子体中O·自由基占据主导，硅表面形成的SiO2钝化层厚度增加，蚀刻速率进一步降至300 nm/min以下，此时工艺更倾向于表面改性而非深度蚀刻。
蚀刻选择性是指目标材料与非目标材料的蚀刻速率比值，是保障图形转移精度的关键指标。SF6与O2的配比通过调控自由基活性与聚合物沉积，实现对选择性的精准调控。根据台积电2023年技术论坛（TSMC Technology Symposium）发布的3nm工艺蚀刻方案，当SF6:O2=7:3时，对单晶硅与光刻胶的选择性可达15:1，这一配比下，F·自由基优先与硅反应，而O·自由基会促进光刻胶表面形成致密的碳氧聚合物层，减少光刻胶的蚀刻消耗，适合FinFET结构中鳍部的精细蚀刻。当需要提升对底层介质材料（如SiO2、SiN）的选择性时，可将O2占比提升至40%（SF6:O2=6:4），此时等离子体中生成的CFx聚合物（由SF6中的C杂质与O2反应形成）会沉积在SiO2表面，形成保护屏障，使单晶硅与SiO2的选择性提升至20:1以上，满足浅沟槽隔离（STI）工艺的需求。而在高O2占比（SF6:O2=2:8）条件下，对光刻胶与硅的选择性可反转至1:5，适用于光刻胶剥离后的表面清洁工艺。
SF6与O2的配比直接影响蚀刻剖面的各向异性与侧壁粗糙度。在低O2占比（SF6:O2=8:2）下，等离子体中的离子轰击效应较强，F·自由基的各向同性蚀刻导致侧蚀率较高，剖面易呈现梯形或弧形，侧壁粗糙度可达5-8 nm（原子力显微镜AFM测试数据，来源：Applied Physics Letters, 2024, Vol.124, No.10）。随着O2占比提升至30%-40%，O·自由基与硅表面反应生成的SiO2层及沉积的碳氧聚合物会保护侧壁不受离子轰击与自由基蚀刻，实现垂直剖面（侧蚀率<5%），同时侧壁粗糙度可降至1-2 nm，满足先进节点中高宽比图形的蚀刻要求。当O2占比过高时，过度的聚合物沉积会导致侧壁出现“钻蚀”或“底切”现象，破坏图形完整性。此外，配比还需结合射频功率、压力等参数协同优化，例如在5nm节点的接触孔蚀刻中，三星电子2024年发布的工艺方案采用SF6:O2=5:5的配比，搭配1200W的射频功率与10mTorr的腔室压力，实现了深宽比20:1的垂直剖面，侧壁粗糙度仅为0.8 nm。
在先进工艺节点（如3nm及以下），SF6与O2的配比需根据不同蚀刻层的材料与图形特征进行定制化优化。例如在栅极蚀刻中，由于高k金属栅极材料的引入，需降低O2占比至20%以下（SF6:O2=9:1），减少金属材料的氧化损耗；而在互连层蚀刻中，为提升对低k介质材料的选择性，需将O2占比提升至50%以上，通过聚合物沉积保护低k介质表面。此外，根据SEMATECH的最新研究，在原子层蚀刻（ALE）工艺中，采用SF6与O2的脉冲式配比调控（SF6脉冲10ms，O2脉冲5ms），可实现单原子层级的蚀刻精度，为2nm及以下节点的原子级制造提供了技术支撑。
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：六氟化硫产业智库网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。