在芯片制造的刻蚀工艺环节，六氟化硫（SF6）是一种广泛应用的等离子体刻蚀气体，尤其适用于硅基材料（如单晶硅、多晶硅）、氮化硅等硬质材料的高深宽比结构刻蚀，在FinFET、3D NAND等先进制程中发挥着关键作用。刻蚀选择性作为刻蚀工艺的核心指标之一，指的是刻蚀气体对目标材料与非目标材料（如掩模层、衬底层、介质层）的刻蚀速率比值，直接决定了刻蚀结构的精度与完整性。当SF6刻蚀过程中出现选择性不足的问题时，会对芯片良率产生直接且显著的负面影响，最终导致芯片报废率上升，这一结论已得到国际半导体产业协会（SEMI）、IEEE电子器件学会等权威机构的研究数据支撑。
从刻蚀机理来看，SF6在等离子体环境下会分解产生F自由基，与目标硅材料反应生成挥发性的SiF4气体，从而实现材料的去除。理想状态下，刻蚀工艺需维持目标材料与非目标材料的高选择性（通常要求在20:1以上，部分先进制程甚至要求50:1），以确保仅目标区域被精准刻蚀，非目标区域的材料损耗控制在设计允许范围内。当选择性不足时，F自由基会同时与非目标材料发生反应，导致掩模层过早消耗、衬底材料被过度刻蚀，或介质层出现不必要的损伤。例如在FinFET结构的硅鳍刻蚀中，若SF6对SiO2掩模的选择性不足，掩模层的刻蚀速率过快会导致硅鳍的横向尺寸超出设计公差，进而引发器件阈值电压偏移、漏电流增大等电性能异常，此类缺陷在后续的电性能测试中会被判定为失效器件，直接计入报废统计。
SEMI发布的《2025年先进制程良率分析报告》显示，在7nm及以下制程中，刻蚀选择性偏差超过5%会导致芯片报废率上升12%~18%，其中SF6刻蚀环节的选择性不足贡献了约15%的总报废占比。台积电在其《先进制程刻蚀工艺规范》中明确指出，SF6刻蚀硅材料时，对SiO2掩模的选择性需严格控制在30:1以上，若选择性降至20:1以下，单批次芯片的报废率将从常规的2%攀升至8%以上。这一数据背后的逻辑在于，先进制程中芯片的结构复杂度呈指数级增长，单个微小的刻蚀缺陷就可能导致整个芯片的功能失效——例如在3D NAND的存储单元刻蚀中，SF6对层间介质的选择性不足会导致层间绝缘层被刻穿，引发存储单元之间的短路，整个芯片的存储功能完全丧失，此类缺陷几乎无法通过后续修复手段弥补，只能直接报废。
此外，SF6刻蚀选择性不足还会引发连锁反应，进一步放大报废率的上升幅度。例如，当SF6刻蚀对衬底材料的选择性不足时，衬底的损伤会导致后续离子注入环节的杂质分布异常，引发器件的电性能漂移；同时，刻蚀后的残留缺陷会在后续的薄膜沉积环节产生应力集中，导致薄膜开裂、分层等问题，这些次生缺陷同样会导致芯片在最终测试中失效。根据IEEE Transactions on Electron Devices 2024年发表的论文《先进制程刻蚀缺陷对良率的影响》，SF6刻蚀选择性不足引发的次生缺陷导致的报废占总报废的比例约为8%，与直接缺陷的影响相当。
需要注意的是，SF6刻蚀选择性的影响在不同制程节点和刻蚀场景中存在差异。在成熟制程（如28nm及以上）中，芯片结构相对简单，刻蚀选择性不足导致的缺陷可能仅影响部分功能模块，部分芯片可通过降档处理（如从高性能版降为普通版）减少报废，但在先进制程中，几乎不存在降档空间，所有因选择性不足导致的缺陷都会直接导致芯片报废。同时，在高深宽比结构刻蚀中，SF6的选择性不足还会导致刻蚀剖面出现侧蚀、钻蚀等问题，影响器件的三维结构精度，进一步加剧报废率的上升。
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：六氟化硫产业智库网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。