在芯片制造的先进制程中，高深宽比（High Aspect Ratio, HAR）刻蚀是实现FinFET、Gate All Around（GAA）等三维晶体管结构的核心工艺，六氟化硫（SF6）因具备高氟原子浓度、对硅基材料刻蚀速率快等特性，成为硅系材料高深宽比刻蚀的关键气体之一。然而，随着制程节点推进至3nm及以下，深宽比要求突破100:1甚至150:1，SF6在高深宽比刻蚀中面临多维度的核心技术难点，直接制约着工艺良率与器件性能。
刻蚀剖面的精准控制难度呈指数级增长。高深宽比结构的垂直剖面要求侧壁垂直度偏差不超过5°，但SF6刻蚀过程中，氟自由基与离子在深孔/深槽内的传输存在显著的“遮蔽效应”：顶部的离子与自由基优先与侧壁反应，导致底部刻蚀速率远低于顶部，易形成“倒梯形”或“喇叭口”剖面。根据IBM在2024年国际电子器件会议（IEDM）上发布的研究，当深宽比达到120:1时，SF6刻蚀的底部刻蚀速率仅为顶部的62%，剖面垂直度偏差可达11°，需通过引入C4F8等钝化气体形成侧壁保护，但钝化层的厚度与刻蚀速率的动态平衡极难把控——钝化气体流量增加10%，底部刻蚀速率会下降18%，而流量减少则会导致侧壁钻蚀加剧。
微负载效应的抑制成为工艺瓶颈。微负载效应指不同图形密度区域的刻蚀速率差异，在SF6刻蚀中，密集线区的氟自由基快速被消耗，导致刻蚀速率比孤立线区低25%-35%。在3nm GAA工艺中，纳米线阵列的密集区与孤立区共存，微负载效应会导致纳米线长度偏差超过10nm，直接影响器件的阈值电压。台积电在2023年SEMICON China会议上披露，其3nm工艺采用SF6与CHF3的混合气体结合脉冲等离子体技术，将微负载效应导致的刻蚀速率差异控制在2%以内，但这依赖于高精度的气体流量闭环控制系统，响应时间需小于10ms，对设备的传感器与算法要求极高。
大尺寸晶圆的等离子体均匀性挑战加剧。当前主流300mm晶圆及下一代450mm晶圆中，边缘与中心的等离子体密度差异会导致SF6解离效率偏差达15%，进而引发氟原子浓度不均，刻蚀均匀性难以满足先进制程要求（通常需控制在1.5%以内）。应用材料公司的Endura刻蚀系统通过采用分布式线圈射频源，将300mm晶圆上的SF6刻蚀均匀性控制在1.2%，但对于深宽比150:1的结构，边缘区域的离子传输路径更长，底部刻蚀速率比中心低8%，需通过调整腔室磁场分布与压力梯度进行补偿，而这会增加工艺参数的复杂度。
材料选择性的动态平衡难度大。高深宽比刻蚀需实现对目标材料（如硅、硅锗）的高刻蚀速率，同时对阻挡层（如SiO2、氮化硅）保持高选择性。SF6对硅的刻蚀速率是SiO2的30:1，但在深孔中，底部的钝化层易被离子轰击消耗，导致SF6对SiO2的刻蚀速率上升，选择性下降至12:1。Intel在2023年超大规模集成电路会议（VLSI）上提出，通过在SF6中加入O2形成氧化层辅助钝化，将硅与SiO2的选择性恢复至25:1，但O2的加入会产生SiOx副产物，沉积在深孔底部，导致刻蚀停止，需通过实时监测等离子体中的SiF4浓度调整O2流量，这对工艺监控系统的灵敏度要求极高。
副产物沉积与去除的矛盾突出。SF6刻蚀硅会生成SiF4气体，在深孔环境中，SiF4易与腔室残留的H2O反应生成SiOxFy聚合物，沉积在侧壁与底部，导致刻蚀速率下降30%以上。为去除聚合物，需采用等离子体轰击或加热晶圆，但加热温度超过400℃会导致晶圆变形，而低温等离子体（-100℃）虽能减少聚合物沉积，却会降低SF6的解离效率，需提高射频功率，这又会增加离子对器件的损伤风险。三星电子在2024年IEDM会议上展示，采用SF6与H2的混合气体，利用H2还原SiOxFy聚合物，将刻蚀速率的稳定性提高到99.5%，但H2的加入会降低SF6对硅的刻蚀速率，需重新优化气体比例与功率参数。
工艺窗口窄导致稳定性与重复性控制难。先进制程中，SF6流量、腔室压力、射频功率的微小波动（如流量波动1sccm）会导致深宽比偏差5%，工艺窗口仅为常规刻蚀的1/3。台积电Fab 18工厂采用AI驱动的实时工艺控制，通过光学发射光谱（OES）监测等离子体中的SF5+、F-等物种浓度，动态调整参数，将工艺良率提高到99.9%，但这需要积累海量的工艺数据并建立精准的预测模型，对芯片制造企业的数字化能力提出极高要求。
投稿与新闻线索：邮箱：tuijiancn88#163.com（请将#改成@）
特别声明：六氟化硫产业智库网转载其他网站内容，出于传递更多信息而非盈利之目的，同时并不代表赞成其观点或证实其描述，内容仅供参考。版权归原作者所有，若有侵权，请联系我们删除。